Mostrando postagens classificadas por data para a consulta risc-v. Classificar por relevância Mostrar todas as postagens
Mostrando postagens classificadas por data para a consulta risc-v. Classificar por relevância Mostrar todas as postagens

Amazon de olho no Risc-V

Amazon de olho no Risc-V

    Mais uma vez os holofotes se voltam para o Risc-V (e muito eu venho apresentando no blog e no canal) e agora é a vez da Amazon. De acordo com o jornal The telegraph, depois que a Nvidia anunciou adquirir a Arm por $40 bilhões, a Amazon passou a ter interesse em chips RISC-V (que está sendo considerado o maior competidor do Arm).

    A ideia parece ser utilizar o RISC-V em seus dispositivos como o Kindle readers, seus data centres com Amazon Web Services, sua computação em nuvem e no Alexa Echo speakers. O site The Telegraph não deixou nenhuma fonte de sua informação, então não podemos constatar a sua veracidade. Bom, é uma noticia rápida de final de semana. Esperam que tenham gostado.

MIPS passará a produzir processadores RISC-V

MIPS passará a produzir processadores RISC-V


    Noticia um pouco atrasada, mas não quis deixar de compartilhar assim  mesmo. MIPS é uma das arquiteturas que Linux possui suporte, porém o site Electronic Engineering Journal publicou no dia 8 de Março que a empresa MIPS Technologies (que foi adquirida pela empresa Waves Computing em Junho de 2018) anunciou que a deixará o desenvolvimento de processadores MIPS e se passar a produzir chips baseado no RISC-V.

    Se a fonte é verdadeira, eu não sei pois não encontrei tal informação nos sites oficiais tanto do MIPS, quanto da Wave Computing e do Risc-V. Há outros sites que divulgaram a mesma informação (e há somente um redirecionamento no blog do Risc-V para o mesmo link. Então, pode ser uma noticia verdadeira).

    A alegação é que o MIPS já não anda trazendo nada de inovador e tangível e já que o RISC-V possui similaridades com os conceitos do MIPS (mesmo sendo duas décadas mais novo), o RISC-V permitirá a Wave Computing explorar novas áreas além de continuar mantendo seus antigos campos de atuação (vale lembrar que o MIPS já foi utilizado até mesmo nos vídeo games Nintendo64 e PlayStation e PlayStation 2).

SO3, um novo sistema operacional que utiliza a musl como libc padrão

SO3, um novo sistema operacional que utiliza a musl libc com padrão

    O professor Daniel Rossier Iniciou o sistema operacional SO3 (Smart Object Oriented Operating System em 2013 como contexto de bacharelado e desde então vem crescendo bastante. SO3 é um sistema operacional compacto, leve, cheio de recursos e particularmente adequado para dispositivos embarcados. O SO3 possui suporte a musl  como libc padrão, funciona muito bem com o QEMU/vExpress e no Raspberry Pi 4.
  

    Sendo fortemente baseado nos princípios do Linux (utiliza o build system do Linux (kbuild) e até mesmo partes de código do Linux como os mecanismos de linked list (struct list_head), macros, bitops e outros tipos de declarações além de conceitos do Linux para utilizar o Qemu), é completamente open source estando sob a GPLv2 e é um ótimo ambiente acadêmico para Palestra e projetos industriais. 

    Seus principais recursos são o suporte a LVGL como ambiente gráfico (LVGL pode ser testado em ambiente emulado desde que não tenha nenhum driver framebuffer/video para RPi4); suporte a pilha de rede lwIP; suporte a MUSL  libc (mas já mencionado. Foi adotado devido ser uma biblioteca leve e poderosa); suporte a MMU, user/kernel space, rootfs (atualmente FAT-32/MMC) e suporte a device trees e embarcados em uma imagem U-boot FIT (U-boot é necessário para bootar o SO3). Há planos para adicionar suporte as arquiteturas   AArch64 e RISC-V.

Diferentes arquiteturas de processadores

Diferentes arquiteturas de processadores

Diferentes arquiteturas de processadores

    Desde o ano passado, um dos assuntos que mais vem ganhando repercução é sobre a Apple migrar de X86 da Intel para seu próprio ARM chamado Apple Silicon, o Linux passar a ter suporte a esse processador da Apple, a NVidia adquirir a arquitetura ARM e o Risc-V passar a ganhar mais notoriedade depois da ultima menção. Depois de tudo o que mencionei, me senti inspirado a escrever este artigo.

    Eu já escrevi uma série chamada "Dando uma olhada na arquitetura dos processadores" onde debato como o processador é constituído internamente (andei até mesmo dando uma atualizada tratando da arquitetura de Havard mostrando em que se difere da arquitetura de Von Neumann e pretendo adicionar mais coisas. Mas  vamos deixar isso para o futuro Deus permitindo que eu faça).

Arquitetura de Havard

O que é arquitetura de processador?

    De acordo com o Dicionario de Termos da computação e da Internet (Dictionary of Computer and Internet Terms) arquitetura de processador é um conjunto  de instruções que decodificam e executam operações aritméticas e lógicas. Esse conjunto de instruções são denominados ISA (Instruction Set Architecture) e, nas minhas palavras, arquitetura dos processadores é a forma como essas instruções são organizadas. Apesar de popularmente acabarmos tendo contato com apenas com X86, existe uma boa variedade de arquiteturas como CISCRISCEPIC ZISC e Linux é uma fonte abundante para adquirir conhecimento sobre elas.


Arquiteturas que o kernel Linux 5.10 possui suporte

    Dentro das arquiteturas existe uma gama de fabricantes diferentes. Então agora vamos estudar um pouco sobre as arquiteturas, suas variedades e aonde geralmente são aplicadas.

CISC

    CISC (Complex Instruction Set Computers) é uma arquitetura construída com muitas instruções de linguagens de máquina diferentes. Tem como objetivo em seu design completar uma tarefa em poucas linhas de código assembly fazendo com que o compilador tenha pouco trabalho para traduzir o código de alto nível. O problema disso é que as suas tarefas acabam exigindo múltiplos ciclos, fazendo com que leve pelo menos duas vezes mais tempo para executá-las.

    Ressalva, não confunda CISC com CICS. CICS (Costumer Information Control System) é uma extensão da IBM utilizada no IBM System Z que tem como objetivo tornar fácil escrever programas e permitir usuários entrar, recuperar e atualizar dados através do seu terminal (fortemente utilizado em sistemas de pontos de venda, reservas de hotel e sistemas de cobrança).

    Popularmente conhecemos a arquitetura CISC devido aos x86 da Intel, da AMD e da Via (após ter adquirido a antiga Cyrix); mas há outras empresas que também já  fabricaram processadores CISC difrentes de x86 como o VAX, o IBM System/370 e houve também o Motorola 6800 (também conhecido como m68k ou simplesmente 68k) na década de 80 que foi o primeiro processador de 32 bits amplamente utilizado e foi o processador do vídeo game Mega Drive, do Macintosh (pois é, a migração de PowerPC para Intel e depois de Intel para ARM não são as únicas experiencias que a Apple já teve em sua história), dos computadores da HP e da Sun Microsystem. Falando em Sun Microsystem, foi devido o Motorola 6800 que os desenvolvedores de SunOS tornaram o GCC funcional para uso em produção (o que até então, era simplesmente um compilador inviável).


    Parece estranho afirmar, mas deve ser dito. Foi o x86 que tornou os PCs interessantes (especificamente o 386 a partir de 1986); mas historicamente o x86 parou de fazer sentido para o mercado há algum tempo. Basta repararmos como exemplo Apple em 2018 que vendeu 217.7 milhões de Iphones e 18.2 milhões de Macs (mais de 10 vezes mais dispositivos ARM, o que a chamou a sua atenção para abandonar o x86).


    Abreviação de Reduced Instruction Set Computer (Computador com conjunto de instruções reduzidas) é a arquitetura que realiza processos de forma mais simplificada e que foi projetada para desempenho. Devido haver poucas instruções a serem escolhidas, ela leva menos tempo para identificá-las tornando os resultados mais eficientes e executando os processos mais rapidamente. Foi criada inicialmente na IBM por John Cocke e sua equipe de pesquisadores em 1.974 como controlador de central telefônica (a telefonia sempre tendo importância na computação)

John-Cocke.
John Cocke e o primeiro protótipo de computador RISC que o garantiu os premios Turing Award em 1987, the US National Medal of Technology em 1991 e o  the US National Medal of Science em 1994.

 A arquitetura RISC é tão interessante que há um ditado que diz que "O mundo é RISC". E não é de se duvidar já que a arquitetura é utilizada desde Supercomputadores como é o caso do Fugaku a microcontroladores como o H8/300 da Hitachi.

 Alguns exemplos de processadores RISC são o Dec Alpha (primeiro processador de 64 bits e primeira arquitetura que Linux foi portado em Novembro de 1994); ARM que é muito famoso em dispositivos móveis devido a seu baixo consumo de energia conservando a bateria por mais tempo; Spark da Sun Microsystem (divisão da Oracle); o PowerPC (que foi desenvolvido pela IBM, Motrola e Apple para competir com a Intel e foi especialmente projetado para emular programas outros tipos de CPU eficientemente. Foi utilizado também no PlayStation 3, no Xbox 360 e consoles da Nintendo como Game Cube, Nintendo Wii e Nintendo Wii U e pelo sistema operacional OS/2); o MIPS, o Cris (utilizado em dispositivos de rede) e até mesmo a série de chips Super FX da empresa britânica Argonaut Games (adquirida pela Synopsy) que foi utilizado em jogos do Super Nintendo como o StarFox e Yoshi's Island possibilitando a renderização de centenas de polígonos 3D simultaneamente e desenhando efeitos em 2D.

Em Mario World 2: Yoshi's Island foi utilizado o chip Super FX 2 que é um Risc customizado e que possibilitou ao jogo ter elementos 3D e 2D (sim, o jogo é 2.5D), cores vivas e amplas, efeitos de iluminação, semitransparência e objetos passarem uns pelos outros).

RISC VS CISC

    Ambos possuem vantagens e desvantagens e ambos conseguem executar os mesmos tipos de programa; o que vai diferenciar é como é o código de máquina do programa. A principio da leitura deste artigo, o RISC aparenta ser superior ao CISC, mas nem tudo são as mil maravilha. 

    RISC tende a ser mais rápido que CISC SE o acesso a memória for muito rápido; do contrário (se o acesso a memória for relativamente lento) o CISC tende a ser mais rápido que RISC. Além do mais, máquinas RISC tendem a buscar mais instruções da memória para realizar o mesmo trabalho que CISC (ou seja, utiliza-se mais RAM que CISC).

RISC híbrido


    RISCs puros utilizam uma instrução por ciclo de clock. Foi aí que eu conheci a geração de RISCs hibridos que utilizam correção nas instruções de comprimento de 16 bits com registradores e endereço de espaço de 32 bits. Isso torna mais fácil para os compiladores gerarem melhores códigos RISC e retomam grande parte da densidade de código dos projetos CISC. Mais informações sobre chips híbridos podem ser conferidos clicando nesses dois links da Renesas e da Design & Recue.
ParthusCeva Announces Architecture Standard for Hybrid DSP/RISC-Based System-on-Chip for ARM Environment
    A maioria dos fabricantes hoje tentam combinar as vantagens de cada arquitetura dentro dos seus processadores. A Intel por exemplo, introduziu através do Pentium a possibilidade de seu processador traduzir internamente instruções CISC em RISC (podendo executar duas instruções por ciclo assim como o RISC) e o J64 que planejam uma aproximação do x86-64 ao j4 com compatibilidade a 32 bits (seu design foi elaborado no ano passado). Portanto, dificilmente temos CISCs puros quanto RISCs puros assim como dificilmente encontramos kernel totalmente monolítico quanto totalmente micro-kernel.

 A AMD também tinha um projeto de ARM chamado K12 focado em eficiência energética 
que era planejado para ser lançado em 2017. O desenvolvimento do K12 inspirou a criação do Opteron A1100 e a engenharia do Ryzen (agradeço ao Anderson Rincon por ter me fornecido a informação sobre o K12 e por ter revisado este texto para mim).



PA-RISC

 Foi uma arquitetura RISC desenvolvida pela HP tendo uma ideia de arquitetura mais precisa (daí o PA do seu nome que é a silga de Precision Architecture) porém esse processador foi substituído pela arquitetura EPIC.

 Abreviação de Explicitly Parallel Instruction Computing (Computação com instrução explicitamente paralela), foi criada em parceria entre a HP e a Intel para a criação da família Itanium (também conhecida como IA-64) para substituir o PA-RISC. Itanium foi desenvolvido como uma arquitetura de alto desempenho extremamente paralela realizando tal tarefa ao passar as instruções para o compilador que reorganiza o código para o máximo de paralelismo possível enquanto que o hardware foca em executar as instruções. E aqui mora o grande problema, nos compiladores que foi mais critico implementar do que a Intel esperava; o que resultou em um hardware muito caro e com baixa quantidade de software disponível para a arquitetura.





ZISC

    ZISC (Zero instruction set computer) é uma arquitetura que se baseia nos princípios de correspondência de padrões e ausência de microinstruções. De acordo com documento de patentes do Google sobre circuito neural (ou neurochip ou redes neurais), essa é a arquitetura talvez mais apropriada para as tecnologias neurais devido a forma como trabalha.

DSP

    DSP trata-se na verdade de um processador de sinal de digital (daí o seu nome Digital Signal Processor) que é utilizado para processar áudio (até redução de ruído) e vídeo e é fortemente utilizado em mesas de som e instrumentos musicais. Mas também foi utilizado em cartuchos do Super Nintendo para processar jogos como Super Mario Kart.

    Talvez você deva estar pensando por que estou falando deste tipo de chip como uma arquitetura. Bom, a minha ideia era falar sobre DSP no mesmo artigo "Dando uma olhada na arquitetura de processadores" porque, assim como FPU que era chip separado e hoje é incorporado aos processadores, o mesmo pode ocorrer com os DSPs podendo o seu processador possuir instruções DSP adicionadas a ele. De acordo com informações do J-Core (que é um processador que eu acompanho bastante o seu desenvolvimento) as instruções DSP podem quebrar a pipeline do estilo do RISC e eles possuem um novo design de DSP em desenvolvimento.

    alguns exemplos de DSP que o Linux possui suporte são o Hexagon e o C6x da Texas Instrument.

     Bom, finalizo este artigo por aqui acreditando já estar bom por enquanto dado uma boa base de estudo para todo mundo. Pode ser que eu venha atualizá-lo no futuro assim como faço com os demais artigos.

Micro Magic promete RISC-V de 5GHz

 Parece estranho afirmar, mas estamos em um período de transição de arquiteturas. O X86 está sendo descrito como não fazendo mais sentido, as empresas andam focando muito na arquitetura RISC (mais especificamente nos ARMs) e o Risc-V entrando como um grande rival após a Nvidia ter adquirido o ARM.

 As noticias sobre Risc-V sempre me surpreende. Eu já postei sobre o hammerblade (um RISC-V de 511 núcleos) e agora é a vez da Micro Magic. No dia 02 de Dezembro a empresa Micro Magic divulgou um press release de um processador Risc-V de 64 bits mais poderoso do mundo com clock de 5.0GHz utilizando apenas 1.1V.
"Depois de ter exito no RISC-V mais rápido do mundo à 5GHz e 13,000 CoreMarks, nós alcançamos outra marca ao produzir acima de 8,000 CoreMarks à 3GHz enquanto consome menos de 70mW."
 Através de suas ferramentas, a Micro Magic demonstrou seu silício em operação que se demonstram mais de 10 vezes melhor do que qualquer CISC/RISC/MIPS. O que pode se tratar de  uma revolução no uso de smartphones e tablets (mas não descartam também desktops, servidores e até supercomputadores).


 O que nos resta é esperar e ver se na prática o Risc-V vai realmente nós surpreender já que as notícias são animadoras. Se isso realmente acontecer, imagina quando ocorrer a transição do silício para o grafeno ou o borofeno. Imagina como será renderizar filmes (lembrando que Shrek levou em torno de nove meses para ser renderizado em um render farm), compilar seus códigos (imagina compilar o kernel :), trabalhar com simulações, super computadores, machine learning e jogar.

Press Release do Risc-V da Micro Magic



hammerblade, um RISC-V com 511 núcleos

 Depois de rumores que os processadores ARM irão ter um aumento de preço como mencionei na ultima live, foi dito que as empresas começam a buscar novas soluções e seus olhos começam a voltar para o processador RISC-V uma vez que é open source (livre de patentes e com preço bem reduzido, permitindo além de produzir sem a necessidade de autorização (e até produzi-lo modificado), mas também repassar de forma mais barata ao consumidor final).

 Interessante é que em 2010, pesquisadores no MIT simularam e chegaram a conclusão que a capacidade máxima de núcleos suportado pelo Linux era de 48 núcleos (mesmo depois de adicionarem seus algorítimos) e que não mais do que isso. O que me faz pensar que talvez estávamos nos referindo a arquitetura errada.

 E falando de versões modificadas do RISC-V, no Fosdem de 2020 foi apresentado HammerBlade, um RISC-V manycore open source que está sob desenvolvimento desde 2015 e já possui seu silício validado com um chip de 511 núcleos de 16nm TSMC. Ele possui extensões de recursos para o RISC-V ISA que miram desempenho de GPU do mercado para computação paralela (ex. GPGPU) includindo graphs e ML workloads.


NÃO SE ESQUEÇA DE SE INSCREVER NO MEU CURSO DE MIGRAÇÃO PARA LINUX.
NÃO SE ESQUEÇA DE SE INSCREVER NO MEU CURSO DE MIGRAÇÃO PARA LINUX.

Lançado LLVM 8.0.1

Lançado LLVM 8.0.1
Lançado LLVM 8.0.1

 LLVM é a coleção de compiladores que tende a substituir o GCC no Linux (gostemos ou não) sendo já adota pelo Android (O Android é todo compilado com o LLVM), Debian (de mais 50 mil pacotes, 32.757 foram compilados com o LLVM e somente 1314 apresentaram falha (4 %),  o Open Mandriva (quase 100% do Open Mandriva) e o Fedora está tomando o mesmo rumo. Fora as distribuições Linux, outros sistemas operacionais também já o adotam como o MacOS (sendo uma das pioneiras no seu uso), o FreeBSD, o TrueOS e o DragonflyBSD (tendo suporte a ambos compiladores). Em Março foi lançada a versão 8.0.0 e como de costume, a cada seis meses é lançada uma nova versão.
curso-linux-da-migração-a-administração-do-sistema-operacional
CLIQUE AQUI, VENHA APRENDER LINUX COMIGO E TORNE-SE UM VERDADEIRO PROFISSIONAL.
 Foi lançada a sua versão 8.0.1 que traz muitas correções de bugs da versão 8.0.0 (porém mantendo a sua compatibilidade com a API e ABI da versão anterior); speculative load hardening; compilação atual na API ORC JIT; remoção do suporte experimental à alvo WebAssembly, uma opção do Clang para inicializar varáveis automáticas; melhorias no suporte á cabeçalho pre-compilado no clang-cl, na flag /Zc:dllexportInlines-; suporte a RISC-V no lld e muitas otimizações e melhorias em diagnósticos.
Mais sobre o LLVM, clique aqui

Lançado musl 1.1.23

Lançado musl 1.1.23
Lançado musl 1.1.23
 Musl é uma biblioteca C para Linux que visa a substituição da tradicional glibc trazendo muitos recursos que por anos não existem na glibc. Musl torna os programas mais enxutos, mais leves, mais estáveis, mais seguros e mais poderosos.
curso-linux-da-migração-a-administração-do-sistema-operacional
CLIQUE AQUI, VENHA APRENDER LINUX COMIGO E TORNE-SE UM VERDADEIRO PROFISSIONAL.
 Essa nova versão funde o port do RISC-V de 64 bits à implementações de nova biblioteca matemática de log, exp e pow. Também traz novas chamadas internas do sistema; correções de bugs nas chamadas de sistema das arquiteturas MIPS e Microblaze e vários (incluindo um potencial serio no layout TLS estático para bibliotecas compartilhadas em arquiteturas que utilizam "variante TLS I") e uma limpeza em vários comportamentos indesejáveis mas indiscutivelmente mandatórios pela especificação POSIX foram corrigidos como resultado das interpretações POSIX sendo renderizadas desnecessariamente.

Lançado kernel 5.1

Lançado kernel 5.1
Lançado kernel 5.1
 Depois do lançamento do xfs-progs 5.0, agora é a vez do kernel 5.1. Não vou entrar muito em detalhes pois tem bastante coisas a serem tratadas. Dentre as novidade que quero tratar estão:

 Btrfs recebeu a possibilidade do nível de compressão no zstd (Zstandard) que foi adicionada a  ao comando mount (-o compress=zstd:level) e que já havia sido adicionado ao kernel 4.14 mas que não era capaz de ajustar o nível da compressão. Melhor suporte a várias arquiteturas (incluindo Risc-V).

CLIQUE AQUI E VENHA APRENDER LINUX COMIGO E TORNE-SE UM PROFISSIONAL MACHO DE VERDADE.
 Melhoria no desempenho com a nova interface io_uring adicionando scalable asynchronous mais rápida e mais escalável (e que podem ser conferidos neste PDF).
 Cahamda do sistema (syscall) para arquitetura de 32 bits com 64-bit time_t structure para evitar erros do ano 2038.

Timer Events Oriented Governor (TEO) – o subsistema The cpuidle decide qual CPU deve ser utilizado quando o não tem nada a fazer.

Lançado toolchains, a ferramenta baseada na musl e no GCC

 Zach van Rijn anunciou hoje o lançamento de toolcains, a ferramenta para compilação cruzada ou nativa baseada na no GCC e na musl. Essa ferramenta é um projeto independente da comunidade musl ou da fsf.

 Nela é adicionada suporte adicionais as plataformas OpenRISC, RISC-V e Win32 além de incluir suporte a Linux headers, Fortran e consistência entre as plataformas ARM, Motorola 68000, MIPS, OpenRISC, PowerPC, RISC-V, S/390, SuperH, x86-based (incluindo o Win32 via MinGW 6.0.0).  Também está disponível imagens Docker.
CURSO DE SHELL SCRIPT DO MATEUS MÜLLER
 As ferramentas aqui utilizadas para esta versão são musl 1.1.21, GCC 8.3.0, binutils 2.32, GMP 6.1.2, MPFR 4.0.1, MPC 1.1.0, Linux 4.19.26 (excl. MinGW).

Alpine Linux poderá receber em breve port para RISC-V

Alpine Linux no RISC-V
Alpine Linux no RISC-V
Alpine Linux é uma distribuição segura, pequena e leve que faz uso da musl como biblioteca C no lugar da GlibC e do Busybox como terminal no lugar do Bash. Outras distribuições já passaram a adotar a musl como biblioteca C e há planos também por parte do Debian para a sua adoção (como já houve no passado).


 Drew DeVault trabalha em adicionar melhor suporte a RISC-V na musl enquanto trabalha no port do Alpine Linux para a arquitetura baseado no patch abaixo:
https://github.com/riscv/riscv-musl
 Drew já escreveu três patches e integrou outro que foi encontrado no github ao seu port. Em contato com a equipe da musl, Ricth Felker solicitou a lista de contribuidores para conferir se não há omissões de nomes; o que foi lhe passado um dia depois. Vale acrescentar aqui que o toybox também receberá port para a arquitetura que é bem promissora.

Projeto do Drew DeVault
Projeto do Drew DeVault

HelenOS? Que distribuição é essa?

Você analisa externa e internamente um sistema operacional e quase chegando a conclusão de que é uma distribuição Linux (mesmos comandos, mesmo sistema de arquivos, estrutura de diretórios parecidas e até mesmo bootloader). Até que se depara com outro ponto... Não se trata de Linux... Mas como assim? Fica aqui uma questão para analisarmos. Bora para o arrebento:


Depois que postei o artigo Emulador de NES no HelenOS, o pessoal vem me pedindo para falar sobre o sistema operacional e aqui resolvi em explicar sobre o sistema operacional micro-kernel e até mesmo como o conheci. O interessante foi me contarem que há canal de Linux que afirma com se trata de uma distribuição Linux.

Eu já falo do HelenOS há pelo menos quatro anos. O primeiro artigo que escrevi onde o menciono foi o "5 diferentes modelos de kernel". Um dos que vale mencionar foi o artigo sobre a primeira placa baseada no Risc-V preparada para ser lançada em que menciono o HelenOS já que foi nele que conheci a arquitetura.

Primeira placa mãe para Linux baseada na arquitetura RISC-V está preparada para ser lançada

A arquitetura RISCV
A arquitetura RISCV
Como ando falando muito de arquiteturas (que inclusive pouco falada aqui no Brasil), resolvi publicar esta noticia. E depois tem um vacilão que falar que o único processador que Linux se sai melhor do que o Windows é no Ryzen e em mais nenhum outro processador no mercado (leitorzinho de tutorial é do caramba viu).

A primeira vez que ouvi falar da arquitetura RISC-V foi através do sistema operacional HelenOS quando apresentaram essa arquitetura no FOSDEM. Dois sistemas operacionais que não abro mão são Linux e HelenOS por conta do ganho de conhecimento que ambos me proporcionam, espero que o HelenOS ganhe cada vez mais espaço também pois ele conquistou.

RSICV é um conjunto de instruções de arquitetura de processador com princípios do RISC (que é baseado em um conjunto reduzido de instruções), mas evitando erros e anacronismos possuindo um design limpo.

Existe até mesmo uma distribuição Linux para o RISCV. Esta arquitetura está sob licença BSD ao invés de GPL, possui suporte a modularidade e escalabilidade, suporte nativo a 32 e 64 bits (128 bits no futuro) e não será focado somente em educação e pesquisas. Esta arquitetura (que está sendo financiada pela DARPA, Intel, Microsoft e Google, HP, Lattice, Oracle, lowRISC, Indian Institute, Bluespec e muitas outras empresas e projetos) será usada desde embarcados a grandes computadores.

Processador SoC para a placa mãe que rodará Linux
Processador SoC para a placa mãe que rodará Linux

Em Outubro, a SiFive anunciou o primeiro RISC-V SoC controlado por Linux com quatro núcleos sob o nome de U54-MC Coreplex. A SiFive abriu sua pre-venda no FOSDEM abrindo um financiamento coletivo no site Crowd Supply e já conseguiram arrecadar a grana (faltando pouco mais de 25 dias para acabar a campanha). Agora é esperar para ver no futuro a sua aplicação :)

HiFive da SiFive
HiFive da SiFive

Marcadores

A pior história sobre Linux que já ouvi (5) A.I (1) ambiente gráfico (15) AMD (14) analise (9) Andriod (8) artigo (5) benchmark (3) BSDs (20) btrfs (12) Caixa de Ferramentas do UNIX (19) canto do Diego Lins (2) certificações Linux (6) Código Fonte (50) comandos (17) comp (1) compressores (4) container (1) CPU (18) criptografia (2) crowdfunding (9) cursos (21) daemons (13) Debian (30) desenvolvimento (55) desktop (17) DevOps (1) DevSecOps (1) dic (1) Dica de leitura (57) dica DLins (2) dicas do Flávio (27) Dicas TechWarn (1) diocast (1) dioliunx (3) distribuições Linux (13) Docker (7) DragonflyBSD (15) ead Diolinux (2) edição de vídeo (4) EMMI Linux (4) emuladores (5) endless (5) English interview (2) Enless OS (2) entrevista (16) espaço aberto (83) evento (4) facebook (1) Fedora (5) filesystem (60) financiamento coletivo (2) fork (3) fox n forests (4) FreeBSD (12) Funtoo Linux (13) games (87) gerenciadores de pacotes (2) GOG (3) google (8) gpu (3) hardware (99) I.A (1) init system (7) Intel (15) IoT (1) ispconfig (1) jogos (33) kernel (116) lançamento (43) leis (1) LFCS (1) licenças (7) Linus (15) linus torvalds (1) Linux (190) linux foundation (3) linux para leigos (1) live (5) LPI (8) LTS (1) machine learning (1) meetup (1) mesa redonda (27) microsoft (3) microst (1) muito além do GNU (121) não viva de boatos (9) navegadores (3) NetBSD (3) novatec (17) o meu ambiente de trabalho (3) off-topic (12) open source (79) OpenBSD (3) OpenShift (1) os vários sabores de Linux (39) padrim (2) palestras e eventos (3) partições (6) pentest (6) processadores (26) professor Augusto Manzano (11) Programação (40) propagandas com Linux (8) Red Hat (16) redes (2) resenha nerd (4) Resumo da Semana do Dlins (2) resumo do Tux (19) retrospectiva Linux (1) risc-V (1) runlevel (2) Secomp (1) segurança digital (15) servidores (1) shell (1) sistema operacional (19) Software livre e de código aberto (150) sorteio (3) Steam (8) Steam no Linux (6) supercomputadores (4) suse (6) systemd (7) terminal (74) toca do tux (1) toybox (15) tutorial (6) Tux (3) unboxing (7) UNIX (16) UNIX Toolbox (14) vartroy (1) vga (1) vulnerabilidade (3) wayland (2) whatsapp (1) Windows Subsystem for Linux (1) wine (12) WoT (1) ZFS (9)